MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP7183311

Publication date:

1995-07-21

Inventor(s):

ONODERA SHIGEKI

Applicant(s):

MITSUMI ELECTRIC CO LTD

Requested Patent:

☐ J<u>P7183311</u>

Application Number: JP19930346490 19931222

Priority Number(s):

IPC Classification:

H01L21/331; H01L29/73; H01L21/761

EC Classification:

Equivalents:

Abstract

PURPOSE: To provide the manufacture of a semiconductor device for a bipolar IC with a vertical P-N-P transistor, in which an n<+> type buried layer, a p<+> type buried layer and an n<+> type diffusion layer can be formed by two photo- masks.

CONSTITUTION:In a semiconductor device 1a, in which an n<+> type buried layer is formed onto the surface of a p<-> type silicon substrate, a p<+> type buried layer is formed onto the n<+> buried layer, an n<+> type layer extended from the n<+> type buried layer to an upper section is formed and an n<-> type layer is shaped extending over the whole surface from the upper section of the n<+> type layer, a positive resist 26 is exposed by a first photo-mask for forming the n<+> type buried layer 3 in the n<+> type layer 9. A negative resist 27 is exposed by a second photo-mask 25 for forming the p<+> type buried layer, photo-resist films 26, 27, in which only regions corresponding to the n<+> type layer are opened, are shaped through two-time photolithography, and an n<+> diffusion is conducted, thus forming the semiconductor device.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-183311

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

H01L 21/331 29/73 21/761

H01L 29/72

21/76

審査請求 未請求 請求項の数1 FD (全 4 頁)

(21)出願番号

(22)出顧日

特願平5-346490

平成5年(1993)12月22日

(71)出願人 000006220

ミツミ電機株式会社

東京都調布市国領町8丁目8番地2

(72)発明者 小野寺 繁樹

神奈川県厚木市酒井1601 ミツミ電機株式


会社厚木事業所内

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】本発明は、二枚のフォトマスクによって、n+ 型埋込層, p +型埋込層及び n +型拡散層が形成され得る ようにした、バーチカルPNPトランジスタを有するバ イポーラ【Cのための半導体装置の製造方法を提供する ことを目的とする。

【構成】p-型シリコン基板の表面に対して、n+型埋込 層を形成し、該n+埋込層の上にp+型埋込層を形成し、 該n⁺型埋込層から上方に延びるn⁺型層を形成した後、 その上から表面全体に亘ってn-型層を形成した、半導 体装置1aにおいて、上記n+型層9が、上記n+型埋込 層3を形成するための第一のフォトマスク23により、 ポジレジスト26を露光させ、続いて上記p +型埋込層 を形成するための第二のフォトマスク25により、ネガ レジスト27を露光させて、二回のフォトリソグラフィ ーにより、該n⁺型層に対応する領域のみが開口したフ オトレジスト膜26,27を形成し、n +拡散を行なう ことにより、形成されるように、構成する。



【特許請求の範囲】

【請求項1】 p^- 型シリコン基板の表面に対して、拡散またはイオン注入により、 n^+ 型埋込層を形成し、該 n^+ 埋込層の上に p^+ 型埋込層を形成すると共に、該 p^+ 型埋込層の周囲に p^+ 型分離層を形成し、該 n^+ 型埋込層から上方に延びる n^+ 型層を形成した後、その上から表面全体に亘って n^- 型層を形成して分離することにより、構成されている、半導体装置において、

上記n+型層が、上記n+型埋込層を形成するための第一のフォトマスクにより、ポジレジストまたはネガレジストを露光させ、続いて上記p+型埋込層及びp+型分離層を形成するための第二のフォトマスクにより、ネガレジスト及びポジレジストを露光させて、二回のフォトリソグラフィーにより、該n+型層に対応する領域のみが開口したフォトレジスト膜を形成し、n+拡散を行なうことにより、形成されることを特徴とする、半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、バーチカルPNPトランジスタを有するバイポーラ I Cの製造に利用される、異なる種類のn +型埋込層を有する、半導体装置の製造方法に関するものである。

[0002]

【従来の技術】従来、バーチカルトランジスタを含むバ イポーラICは、例えば、図2に示すように構成されて いる。即ち、図2において、バイポーラIC1は、バー チカルPNPトランジスタの領域においては、p ⁻型シ リコン基板2の表面に対して、熱拡散等によってn +型 埋込層3を形成し、該n +型埋込層3の上にバーチカル PNPトランジスタのコレクタとなるp *型埋込層4を 形成すると共に、該n +型埋込層3の周囲に、p +型分離 層4aを形成した後、熱拡散等により該 n +型埋込層 3 上に、後述するディープn +型埋込層19につながる補 足のn+埋込層9を形成する。その後、基板2の表面全 体に亘ってエピタキシャル成長等によりn 型層 5を形 成する。その後、上記 p +型分離層 4 a の上部に p +型層 5 a を形成することにより、上記 n -型層 5 を分離する と共に、該n⁻型層5の表面にて、上記p⁺型埋込層4の 周囲に対応する領域にて、熱拡散により p +型コレクタ 層6を形成した後、該p⁺型コレクタ層6の内側にて、 熱拡散等により、該 p +型エミッタ拡散層 7 と n +型ベー ス拡散層8を形成することにより、バーチカルPNPト ランジスタが構成されている。

【0003】このように構成されたバイポーラIC1は、さらに、その表面に電極を形成した後、必要な配線をした上で、上から保護層を被せることにより、完成するようになっている。かくして、バイポーラIC1においては、p+型エミッタ拡散層7がエミッタとして、またn+型ベース拡散層8がベースとして、さらにp+型埋

込層4及びp⁺型コレクタ層6がコレクタとして作用することにより、バーチカルPNPトランジスタが動作するようになっている。

【0004】ここで、上述したn +型埋込層 3 は、図示のように、n -型層 5 の表面から熱拡散等によって形成された、所謂ディープn +型拡散層 1 9 が接触し得るように、p +型埋込層 4 に隣接した領域(P +埋込層に隣接している所とは限らない)にて、上方に向かってやや盛り上がるように、補足のn +埋込層 9 が形成されている。

【0005】従って、上記バイポーラIC1の製造工程においては、途中で、図3に示すようなバイポーラICの基礎となるべき半導体装置1aが構成されることになる。

【0006】この半導体装置1aは、従来は、図4に関連して、以下のように製造される。即ち、図4において、先づp⁻型シリコン基板2の表面を酸化させて、SiO2酸化膜10を形成し、その表面に、ポジレジスト11を塗布する。さらに、その上に、n⁺型埋込層3の形状に対応した光遮断部12aを有する第一のフォトマスク12を載置して、露光・現像する(図4(A)参照)。続いて、SiO2をエッチングし、該ポジレジスト11を剥離し、例えばSbまたはAsの熱拡散またはイオン注入により、n⁺型埋込層3を形成し、表面を酸化させる(図4(B)参照)。

【0007】次に、再びポジレジスト13を塗布し、その上にp⁺型埋込層4及びp⁺型分離層4aの形状に対応した光遮断部14aを有する第二のフォトマスク14を載置して、露光・現像する(図4(C)参照)。続いて、SiO₂をエッチングし、該ポジレジスト13を剥離し、熱拡散またはイオン注入によって、p⁺型埋込層4及びp⁺型分離層4aを形成する(図4(D)参照)。

【0008】さらに、ポジレジスト15を塗布し、その上にn⁺型拡散層9の形状に対応した光遮断部16aを有する第三のフォトマスク16を載置して、露光・現像する(図4(E)参照)。続いて、SiO2をエッチングし、該ポジレジスト15を剥離し、熱拡散またはイオン注入によって、n⁺型拡散層9を形成する(図4(F)参照)。

【0009】最後に、酸化膜10を剥離した後、基板2の表面全体に亘ってエピタキシャル成長等により、n型層5を形成する。かくして、半導体装置1aが完成することになる。

[0010]

【発明が解決しようとする課題】しかしながら、このような構成のバイポーラ I C 1 においては、その前提となる半導体装置 1 a を製造する際に、n +型埋込層 3, p +型埋込層 4 及び n +型拡散層 9 を形成する際に、それぞれの形状に対応した光遮断部を有する三枚のフォトマス

ク12,14,16が必要である。ここで、各フォトマスク12,14,16は、その光遮断部の形状を高精度に加工することが必要であり、作業性がわるく、部品点数が多くなると共に、比較的高価であるという問題があった。

【0011】本発明は、以上の点に鑑み、二枚のフォトマスクによって、n⁺型埋込層,p⁺型埋込層及びn⁺型拡散層が形成され得るようにした、バーチカルPNPトランジスタを有するバイポーラICのための半導体装置の製造方法を提供することを目的としている。

[0012]

【課題を解決するための手段】上記目的は、p-型シリ コン基板の表面に対して、拡散またはイオン注入によ り、n ⁺型埋込層を形成し、該 n ⁺埋込層の上に p ⁺型埋 込層を形成すると共、該 p +型埋込層の周囲に p +型分離 層を形成し、該n+型埋込層から上方に延びるn+型層を 形成した後、その上から表面全体に亘ってn⁻型層を形 成して分離することにより、構成されている、半導体装 置において、上記n +型層が、上記n +型埋込層を形成す るための第一のフォトマスクにより、ポジレジストまた はネガレジストを露光させ、続いて上記 p +型埋込層及 びp⁺型分離層を形成するための第二のフォトマスクに より、ネガレジスト及びポジレジストを露光させて、こ 回のフォトリソグラフィーにより、該 n +型層に対応す る領域のみが開口したフォトレジスト膜を形成し、n+ 拡散を行なうことにより、形成されることを特徴とす る、半導体装置の製造方法により、達成される。

[0013]

【作用】上記構成によれば、n +型拡散層は、例えば第一のフォトマスクを介してポジレジストを露光させ、且つ第二のフォトマスクを介してネガレジストを露光させることにより、n +型埋込層の領域からp +型埋込層の領域を除いた領域に関して、n +型拡散層を形成するようにしたから、n +型拡散層の形状に対応した光遮断部を有する第三のフォトマスクを用意する必要がなく、従って、二枚のフォトマスク即ち第一及び第二のフォトマスクのみによって、n +型拡散層も形成され得ることになる。かくして、フォトマスクが二枚で済むことから、作業性が良く、部品点数が減ると共に、低コストで製造され得ることとなる。

[0014]

【実施例】以下、図面に示した実施例に基づいて、本発明を詳細に説明する。図1は、本発明によるバイポーラICの基礎となる半導体装置(図3参照)の製造方法の一実施例における製造工程を順次に示している。

【0015】図1において、先づp 型シリコン基板2の表面を酸化させて、SiO2酸化膜21を形成し、その表面に、ポジレジスト22を塗布する。さらに、その上に、n+型埋込層3の形状に対応した光遮断部23aを有する第一のフォトマスク23を載置して、露光・現

像する(図1 (A) 参照)。続いて、SiO2をエッチングし、該ポジレジスト22を剝離し、例えばSbまたはAsの熱拡散またはイオン注入により、n+型埋込層3を形成し、表面を酸化させる(図1 (B) 参照)。【0016】次に、再びポジレジスト24を塗布し、その上にp+型埋込層4及びp+型分離層4aの形状に対応した光遮断部25aを有する第二のフォトマスク25を

載置して、露光・現像する(図1 (C) 参照)。続いて、 SiO_2 をエッチングし、該ポジレジスト24を剥離し、例えばBの熱拡散またはイオン注入によって、p+ 型埋込層4及びp+型分離層4aを形成し、表面を酸化させる(図1 (D) 参照)。

【0017】さらに、ポジレジスト26を塗布し、その上に上記第一のフォトマスク23を載置して、露光し(図1(E)参照)、現像する(図1(F)参照)。続いて、ネガレジスト27を塗布し、その上に上記第二のフォトマスク25を載置して、露光し(図1(G)参照)、現像する(図1(H)参照)。これにより、酸化膜21上には、第一のフォトマスク23の光遮断部23aに対応した部分にて、ポジレジスト26に、開口が設けられると共に、第二のフォトマスク25の光遮断部25a以外の部分にて、ネガレジスト27に、開口が設けられる。かくして、全体として、n+型埋込層3の領域からp+型埋込層4の領域を除いた部分に関して、フォトレジストの開口が設けられることになる。

【0018】ここで、エッチングによって、該ポジレジスト26,ネガレジスト27を剥離し、例えばPの熱拡散またはイオン注入によって、n +型拡散層9を形成する(図1(I)参照)。

【0019】最後に、酸化膜21を剥離した後、基板2の表面全体に亘ってエピタキシャル成長等により、n⁻型層5を形成する。かくして、半導体装置1aが完成することになる。

【0020】本発明による半導体装置1aの製造方法は、以上のように構成されており、n+型拡散層9を形成する際に、該n+型拡散層9の形状に対応した特別のフォトマスクを必要とせずに、n+型埋込層3及びp+型埋込層4のための第一及び第二のフォトマスク23,25と、ポジレジスト26及びネガレジスト27との組合せによって、形成され得る。

【0021】尚、図1に示した製造工程において、第二のフォトマスク25は、ポジレジスト24及びネガレジスト27の双方に対して使用されることになるが、フォトマスクのオフセットがあったとしても、二回のフォトリソグラフィーの際に、レジスト幅の増減方向が、互いに逆方向となり、相殺されることになるため、差し支えない。

【0022】また、上述したフォトマスク23,25 と、レジスト22,24,26,27は、上記説明に対 いて、ポジ、ネガが逆になってもよいことは、明らかで ある。

[0023]

【発明の効果】以上述べたように、本発明によれば、二枚のフォトマスクによって、n⁺型埋込層,p⁺型埋込層及びn⁺型拡散層が形成され得るようにした、バーチカルPNPトランジスタを有するバイポーラICのための半導体装置の製造方法が提供され得ることになる。

5


【図面の簡単な説明】

【図1】本発明による半導体装置の製造方法の一実施例における製造工程を順次に示す(A)~(J)は概略断面図である。


【図2】従来のバイポーラ I Cの一例を示す概略断面図である。

【図3】図2のバイポーラICの基礎となる半導体装置の概略断面図である。

【図1】



[図3]




【図4】図3の半導体装置の製造方法における製造工程を順次に示す(A)~(G)は概略断面図である。

【符号の説明】

- 1 a 半導体装置
- 2 p-型シリコン基板
- 3 n +型埋込層
- 4 p +型埋込層
- 5 n ⁻型層
- 9 n +型拡散層
- 21 酸化層
 - 22, 24 ポジレジスト
 - 23 第一のフォトマスク
 - 25 第二のフォトマスク
 - 26 ポジレジスト (フォトレジスト膜)
 - 27 ネガレジスト (フォトレジスト膜)

【図2】



【図4】

